前言
前文FPGA时序约束01——基本概念 – 徐晓康的博客中介绍了四种时序路径，如下图所示。
分别是触发器到触发器，触发器到输出端，输入端到触发器，输入端到输出端，其中输入端到输出端是纯组合逻辑路径，没有时钟，所谓的时序其实就是延时，故此处只分析前三种路径的时序。
注意，这些时序路径中的时钟都是同源且同频的，这是分析的前提条件。
一. 触发器到触发器
触发器到触发器，reg2reg，此路径的起点为前一个触发器的时钟端，终点为后一个触发器的输入端，如下图所示。
考虑时钟延迟的情况下，信号从REG1的D端传输到REG2的D端的路径延时如下图所示。
其中，
1.1 建立分析
假设总是在时钟信号的上升沿发送数据和锁存数据，下降沿分析方法是一样的，这里以最普遍的上升沿为例，绘制时钟信号与数据信号的时序图如下图所示。
其中，
又
这就是建立时间裕量的计算公式了，其中，
是系统运行的时钟周期，可见时钟频率越高，建立时间裕量就越小，这使得系统运行的频率是有上限的。
是两寄存器的时钟延时差值，一般来说，在使用全局时钟资源时，此差值是很小的。FPGA软件也会自动将前后两个寄存器布局在靠近的位置。
和取决于寄存器的性能，当FPGA器件确定时，这两个参数其实就已经确定了，所以分析时，这两个参数其实是固定值。
是两寄存器的之间的组合逻辑延时（包含路径延时），组合逻辑延时是用户代码决定的，逻辑越多越复杂延时就越大，裕量就越小。所以，在编写FPGA程序时，不应在两个寄存器之间插入太复杂的组合逻辑。如果确实有逻辑变化的需求，可以考虑将组合逻辑全部或部分改为时序逻辑，相当于在这两个寄存器之间再插入了一个寄存器，这使得原本一个时钟周期能完成的工作被分到了两个时钟周期，总的信号传输延时增加了，但建立时序裕量的压力也被分担了。插入寄存器是一种很常用的解决建立时序违例的方法。
显然，触发器到触发器的建立时序分析中的所有信号，对FPGA软件来说都是已知的，可能用户需要告诉软件的唯一信息是时钟频率，但一般来说，如果使用的是时钟是PLL输出的话，时钟频率软件知道的，一般的FPGA软件会为PLL输出时钟自动添加时钟约束，所以，大多数情况我们不需要执行任何操作，FPGA软件就会在布局布线时尽量去满足触发器到触发器的建立时序要求。
1.2 保持分析
与建立分析同理，绘制时钟信号与数据信号的时序图如下图所示。
其中，
又
这就是保持时间裕量的计算公式了，其中，
是两寄存器的时钟延时差值，与建立时间这部分的概念是一样的，这部分差值一般很小。
和取决于寄存器的性能，当FPGA器件确定时，这两个参数其实就已经确定了。
是两寄存器的之间的组合逻辑延时（包含路径延时）。
一般来说，在触发器到触发器路径中，保持时间裕量通常能满足要求。所以，此路径的重点在于满足建立时间裕量。
二. 触发器到输出端
触发器到输出端，reg2out，此路径起点为FPGA内触发器的输出端，终点是外部接收器件（如DAC）内部触发器的输入端，如下图所示。
考虑时钟延迟的情况下，信号从REG1的D端传输到REG2的D端的路径延时如下图所示。
其中，，，，，，与上文含义一样。
又因为时钟和数据是从一个芯片传输到另一个芯片，中间还有一段是PCB走线，所以，上图的和可继续细分，如下图所示。
走线可分为三段，分别是FPGA内部走线，PCB走线，DAC内部走线。
2.1 建立分析
此图时序图与reg2reg部分完全一致，因此不再单独绘制时序图。
在软件中进行时序分析时，上式中的前4项，，，对软件来说都是已知的，而后三项，，是未知的，所以，要分析输出数据的建立时间裕量，就要把后3项的和告诉软件，然后**软件需要在最恶劣的情况下保证**。
所谓的最恶劣情况，就是在前面4项已知的情况下，后3项和最大的情况，所以，此处后三项的和被称为最大输出延迟（output delay max），即
一般板上走线都会进行等长处理，所以可认为和相等，又一般芯片的和都很小，可以忽略，所以上式可简化为：
也就是说外部数据接收芯片的最大建立时间就是最大输出延迟。在reg2out的建立分析时，需要手动输入output delay max以供软件分析。
2.2 保持分析
与建立分析一样，前4项对软件来说是已知的，后三项未知。所以，要分析输出数据的保持时间裕量，就要把后3项的和告诉软件，然后软件需要在最恶劣的情况下保证。所谓的最恶劣情况，就是在前面4项已知的情况下，后3项和最小的情况，所以，此处后三项的和被称为最小输出延迟output delay min，即
一般板上走线都会进行等长处理，所以可认为和相等，又一般芯片的和都很小，可以忽略，所以上式可简化为：
也就是说外部数据接收芯片的最大保持时间的相反数就是最小输出延迟。在reg2out的保持分析时，需要手动输入output delay min以供软件分析。
三. 输入端到触发器
输入端到触发器，in2reg，此路径的起点为外部发送器件的时钟端，终点为FPGA内部触发器的输入端，如下图所示。
考虑时钟延迟的情况下，信号从REG1的D端传输到REG2的D端的路径延时如下图所示。
其中，，，，，，与上文含义一样。
又因为时钟和数据是从一个芯片传输到另一个芯片，中间还有一段是PCB走线，所以，上图的和可继续细分，如下图所示。
走线可分为三段，分别是FPGA内部走线，PCB走线，DAC内部走线。
3.1 建立分析
分析同1.1与2.1，前四项已知，后三项的最大值为最恶劣情况，所以，此处后三项的和被称为最大输入延迟input delay max，即
可见最大输入延迟由两部分构成：
-
pcb上时钟走线延时与数据走线延时的和 -
adc芯片引脚接收到时钟边沿后到数据从引脚输出的延时
在in2out的建立分析时，需要手动输入input delay max以供软件分析。
3.2 保持分析
分析同1.2与2.2，前四项已知，后三项的最小值为最恶劣情况，所以，此处后三项的和被称为最小输入延迟input delay max，即
可见最大输入延迟与最小输入延迟的公式是一样的，PCB延迟是固定的，所以两种延迟的区别是：ADC芯片的内部时钟延迟与数据输出延迟是变化的，有最大值和最小值，就分别对应了最大/最小输入延迟。
四. 总结
通过以上分析可以看出，不同时序路径的分析方法大同小异，都是基于reg2reg，然后引入FPGA内部路径，PCB路径与外部器件路径来计算数据到达时间与数据要求时间，最后两者相减就对应了建立时间裕量与保持时间裕量。
本文介绍了最大/最小输出延迟，最大/最小输入延迟这四个新概念，它们都对应FPGA时序分析软件中的一项分析，且这些值对软件是未知的，需要手动输入。
五. 参考
小梅哥FPGA时序分析和约束实例演练课程_哔哩哔哩_bilibili
徐晓康的博客持续分享高质量硬件、FPGA与嵌入式知识，软件，工具等内容，欢迎大家关注。